华为“爆改”5nm芯片腾讯科技

华为发布“韬定律”V2版论文，以6年、381颗量产芯片为基础，提出“时间缩放”替代传统几何微缩的全新路径。旗舰芯片Kirin 2026首次验证“逻辑折叠”技术，在相同工艺下晶体管密度提升相当于传统三代工艺进化，功耗仅为上代59%。

华为更新了“韬定律”论文的V2版：《A time scaling theory for multi-layer electronic systems》（关于多层电子系统的时间缩放理论），整个论文可以概括为后摩尔定律时代华为对芯片性能的持续扩展的思考。

在摩尔定律框架之下，晶体管数量每24个月翻一倍，但这套框架在近几年开始失准，而在华为身上还面临着特殊的限制：先进EUV和高端DUV光刻机遭遇禁运。

过去，为了延续摩尔定律的晶体管几何微缩，“多重曝光”这种几何微缩成为国产芯片突破7nm等先进工艺的关键手段。只是，多重曝光带来了成本和良率问题，且这项技术也有极限，“韬定律”则是绕开这种技术方案的新路径。

按照华为的测算，今年的Kirin 2026芯片，基于韬定律单次迭代实现的晶体管密度提升，相当于传统几何微缩三年（代）的水平。

可以这样说，“韬定律”反映的是一种更系统的方式来做先进工艺芯片，去对标传统晶圆制造的5nm、3nm甚至是1nm芯片。

5月份刚发论文的时候，我就把“韬定律”解读为：在晶体管密度受限的情况下，从底层器件，到顶层系统，优化、缩短信号传输和处理的时间，来优化芯片的性能。

华为在第一版论文中就强调，“韬定律”是过去6年时间381颗芯片量产的经验的总结，不过当时由于数据少，争议也比较多，比如“定律”二字。

为了消除这种质疑，华为也在最新论文中，更详细地通过实例对“韬定律”涉及到的“时间微缩”、“逻辑折叠”等等进行了补充解释，以验证它的逻辑闭环。

Kirin 2026：韬定律的量产测试

韬定律的理论基础建立在τ= f(τ_transistor, τ_circuit, τ_chip, τ_system)分层函数之上，它将整套系统时间常数，拆解为晶体管、电路、芯片、系统四层子时间常数的耦合关系。

工程师们通过压缩各层级时延，最终实现全栈τ缩放。

比如，在晶体管层，通过高K值/金属栅极、GAA架构等来微缩时间常数；再比如在芯片层，通过架构、存储层次等来解决计算和内存访问延迟，构成芯片层时间常数的微缩。