中国科学家发明新型芯片牛员外

日前，新基石研究员、北京大学教授杨玉超团队联合中国科学院上海微系统与信息技术研究所宋志棠研究员团队，在国际顶级学术期刊《科学》发表最新成果，成功研制出全球首个基于相变忆阻器的毫秒级神经动力学系统芯片。

这项工作首次把神经动力学系统的单步运算时延压缩到2.12毫秒，突破了困扰该领域长达半个世纪的实时计算瓶颈。《科学》同期还配发了专题评述文章，认为它代表了一种"物理驱动计算"的理念转变。

一个不算陌生却始终难解的老问题，终于被撬动了。

难点到底难在哪

神经动力学系统，是把神经网络的表达能力与微分方程的连续演化机制结合在一起的一类模型。它的长处，是能从带噪声、不完整的影像数据里，恢复出平滑且拓扑一致的三维脑结构，在物理世界建模、计算成像等方向用途很广。

但它的短板也同样明显。求解过程需要反复积分、误差控制和自适应步长搜索，计算量极大；而在传统冯·诺依曼架构下，存储与计算彼此分离，大量中间变量要在内存与处理器之间来回搬运，延迟和功耗因此被进一步放大。

换句话说，越是想算得精确，就越跑不快。精度与延迟之间的这道拉锯，正是半个世纪以来该类系统迟迟走不进实时应用的核心原因。

"可控存内计算"这一步棋

杨玉超团队的破题思路，是从器件物理本身出发，提出了"可控存内计算"的新范式。

相变存储器有一个常被视为麻烦的特性，就是电导会随时间发生漂移。团队反其道而行，把这种原本被当作噪声的电导演化，与神经动力学中的自适应积分过程建立起对应关系，让器件自身的物理变化直接完成步长搜索。原本要靠数字电路反复计算、比较和判断的过程，就这样被转化成了阵列内部的一次原位物理演化。

与此同时，团队又利用相变存储器的多级电导调控能力，把内嵌神经网络的权重存储和矩阵乘加运算，统一映射到同一个器件阵列里。两类原本高度依赖复杂数字电路的核心计算，被集成进了同一块芯片，形成从器件、算法到架构协同设计的完整闭环。

这颗采用40纳米工艺的芯片，存算阵列总面积仅0.28平方毫米，运行频率50兆赫兹，单步积分只需9级流水，最终实现2.12毫秒的单次迭代时延，把神经动力学硬件第一次推进到毫秒时代。

数字很能说明问题。执行相同运算时，它较当前最先进的专用加速器提速3.82到36.27倍，功耗降低约12到25倍；在脑皮层表面重建这类高保真任务中，较英伟达A100 GPU的提速更是达到50到478倍。

它撬动的，不只是一颗芯片

把这项成果放到更大的技术图景里看，意义会更清楚。

摆脱冯·诺依曼架构、走向存算一体，是后摩尔时代全球芯片研究的一条主线。忆阻器交叉阵列因为能把存储和计算收进同一个物理单元，近年一直是国际竞逐的热点方向。但过去多数工作，聚焦的仍是静态的神经网络推理和向量矩阵乘法；而杨玉超团队真正啃下的，是更硬的一块，也就是让器件物理去承担微分方程求解这样的连续动态计算。这也是这项成果被国际同行视为"范式转变"的关键所在。

这一步的价值，在脑科学和医学场景里会被迅速放大。未来的脑机接口，不只要读取神经信号，更要实时理解大脑状态、预测神经动力学演化，并据此做闭环调控。当高保真脑建模能以毫秒级速度在线运行，个体化、动态化、可解释的脑状态模型才算有了扎实的硬件底座。

在临床上，脑数字孪生、术中神经导航、脑皮层实时重建，以及阿尔茨海默症、帕金森病等神经退行性疾病的智能辅助诊断，都可能因此获得新的技术路径。

当然要说清楚，从实验室里的一颗芯片，到真正走进临床和消费级设备，中间还隔着工艺良率、系统集成、长期稳定性等一系列现实考验。相变器件的漂移这次被巧妙"化敌为友"，但要在更大规模、更复杂任务下持续保持可控，仍需要时间来验证。

无论如何，这次突破传递出的信号是清晰的。当算力竞赛越来越撞上功耗与延迟的天花板，从器件物理层面重新设计计算，或许才是那条更根本、也更耐久的路。