疯狂的台积电，展望后摩尔时代

9月10日，台积电公布8月营收5148.05亿新台币，月增10.1%，年增53.32%。这是该公司单月营收首次突破5000亿新台币，也是连续第四个月刷新纪录。按第二季度法说会披露，7纳米及以下节点合计占晶圆收入的77%。

产能和技术两条线上的动作在同一阶段密集出现。据媒体报道，3纳米月投片量上半年已接近15万片，年底18万片的目标可能提前至第四季度初达成；2纳米有五座工厂同时爬坡；全球在建的台积电晶圆厂接近20座。9月1日，公司在SEMICON Taiwan表示已把微流道散热纳入研发蓝图；9月8日，与ASML联合宣布推动光罩尺寸放大一倍；更早些时候，与阳明交通大学、中研院合作的单层二硫化钼晶体管论文刊登于《自然·电子学》。

这些动作分属制程、封装、光刻和材料，指向的却是同一个变化。过去二十多年，每推进一个制程节点，单位晶体管的成本会跟着往下走，芯片设计公司因此可以把性能提升的一部分让渡给终端价格。到了3纳米和2纳米，先进产能长期供不应求，海外建厂又推高折旧，这条曲线已经变平。当缩小晶体管不再自动带来更便宜的算力，改善只能从别处找：更大的曝光面积、更大的封装、更高的功率密度，以及硅之后的沟道材料。

3纳米提前放量，价格同步上调

3纳米的提速由大客户追单推动。据TrendForce转述，年底18万片的目标有望提前两到三个月达成，需求来自英伟达、AMD和博通。按制程拆分，第二季度5纳米贡献33%、3纳米30%，刚开始商业化的2纳米贡献3%。为腾出产能，台积电把部分5纳米设备转换成3纳米产线，另在中国台湾、亚利桑那和日本各规划了新的3纳米工厂。

2纳米的月产能上半年为5万至6万片，第四季度初预计超过8万片，年底接近10万片。台积电资深副总经理侯永清此前提到，2026年将有五座2纳米工厂同时放量（新竹两座、高雄三座），首年晶圆产出目标比2023年3纳米首年高出45%。两个节点相加，第四季度初的月投片量将超过26万片。

价格随之上调。据报道，台积电3纳米在2026年下半年的调涨幅度最高可达15%，2027年还有5%至10%的空间；另有报道称此轮调涨覆盖约七成五的晶圆收入，涵盖7纳米及更先进的全部节点。

折旧的压力同时存在。台积电第二季度合并营收1.27万亿新台币，同比增长约36%，毛利率67.7%，但公司说明2纳米的快速拉升会在下半年拉低毛利率3到4个百分点，海外工厂的稀释效应未来几年还会扩大到3%至4%。对英伟达、AMD这类客户来说，继续往前走一个节点，拿到的每一分性能提升都变得更贵。

二十座晶圆厂同时开工，瓶颈不在资金

7月的法说会把2026年资本支出从年初的520亿至560亿美元上调到600亿至640亿美元，同时宣布在美国追加1000亿美元投资，亚利桑那的累计投资规划提高到2650亿美元。按公开报道，台积电目前在全球同时兴建的晶圆厂接近20座，其中中国台湾13座，海外5至6座。作为参照，这家公司历史上同时推进的建厂项目通常在4到5座。

设备采购的变化更陡。从2025年底到2026年7月，台积电对晶圆厂设备的需求预估先是升到原计划的1.5倍，之后又升到1.9倍，半年之内接近翻倍。侯永清的说法是，过去30年没有见过需求变化如此剧烈、如此频繁，公司无法满足所有客户的所有需求，只能尽量追赶。

短缺的是熟练的建厂人力，而不是资金。业内人士指出，主体结构封顶之后的无尘室安装、特气管路、机电配管和机台搬入，中国台湾和亚利桑那面临同样的问题，这类工种的培养周期以年计算，没办法靠追加资本支出在一个季度里补上。过去二十年，先进制程的讨论几乎都围绕光刻机、良率和研发投入，建厂被默认为可以按计划完成的环节；当同时开工的项目翻了四五倍，这个默认不再成立。

进度目前仍在提前。亚利桑那第二厂将于2026年第三季度开始装机，目标2027年量产3纳米，比原定的2028年提前；中国台湾中科二期的1.4纳米新厂最快2027年第三季度初试产。不过这些是建设和装机进度，不等于产能已经形成，这批工厂的实际产出集中在2027年至2029年。

摩尔定律之后，性能增长换了来源

9月8日，台积电与ASML联合宣布，将共同推动产业把光罩从6英寸转向12英寸。台积电计划2030年起导入ASML的High NA EUV光刻机，12英寸光罩试产线预计2031年建成，2033年导入先进制程量产；同时，三星与英特尔也支持这一标准。

光罩是把电路图案投影到晶圆上的模板，尺寸决定一次曝光能画多大一块芯片。High NA EUV为了提高分辨率改用单方向放大八倍的光学结构，代价是一次曝光面积只有现有EUV机台的一半。芯片超过这个面积就得分两次曝光再拼接，良率和产能都要打折，把光罩放大一倍等于把这块面积还回来。有分析把光罩载具厂家登精密等企业列为受惠方，但量产时点在2033年，中间还要经过试产线验证和配套链改造，目前这是路线图，不是可以计入的产能。

面积的另一条出路在封装。据台积电先进封装研发处长陈燕铭的介绍，CoWoS的封装面积正从2024年的3.3倍光罩尺寸扩大到2029年的14倍以上，届时单个封装内可整合24颗HBM，晶体管数量比2024年增加48倍，内存带宽增长34倍。单颗芯片受光罩限制做不大，多颗芯片拼进同一个封装则暂时没有这个上限。

封装放大之后，热量成为新的限制。陈燕铭表示，散热“不是将要成为瓶颈，而是已经是瓶颈”：AI算力目前每年增长四到五倍，单个封装的总功耗在不久之后会增加约六倍，封装尺寸放大还会让翘曲和可靠性窗口同步收紧。英伟达下一代Rubin Ultra的单芯片功耗已到2300瓦量级，整机柜功耗预计约600千瓦，传统气冷与水冷板难以承接。

台积电的方案是把冷却液引进芯片内部。传统液冷把冷却水板贴在封装表面，中间隔着盖板和导热界面材料，水道宽度在1到3毫米量级；微流道则把微米级流道直接刻进硅的背面或盖板内部，让冷却液贴着发热区域流过。该公司在电子元件与技术会议上发表的液冷论文给出实测数据：逻辑芯片背面功率密度超过7瓦每平方毫米，在2.6千瓦以上的热设计功耗下把温差控制在63摄氏度以内，从芯片结温到环境的热阻比带导热界面材料的加盖液冷方案改善约15%。不过公司使用的表述是“纳入研发蓝图”，没有公布导入节点和客户，这与量产不是同一个概念。

流道要在硅片上蚀刻、用熔融键合做气密封装，散热因此从机构件变成半导体工序，定义热预算的话语权也从服务器厂和散热模组厂向晶圆代工与封装环节转移。据报道，微通道盖板的散热能力可达3000瓦以上，单价是水冷板的三到七倍，健策已通过英伟达验证，奇鋐和双鸿也在布局。加工精度、冷却液渗漏与腐蚀、金属微粒沉积和维修难度，都还没有经过大规模量产验证。