谷歌下一代TPU将采用英特尔EMIB-T封装华尔街日报

SemiAnalysis透露，谷歌下一代TPU（Humufish）将弃用台积电CoWoS，改用英特尔EMIB-T封装。EMIB-T通过硅通孔实现垂直供电，不仅去除了昂贵的中介层、大幅降低成本并提高硅片利用率，还能更好地支持下一代HBM。然而，EMIB-T作为新技术，其大规模量产的良率仍是英特尔面临的最大考验。

7月1日，据知名半导体分析机构SemiAnalysis透露，谷歌下一代代号为Humufish的TPU将放弃台积电的CoWoS封装，转而采用英特尔的EMIB-T技术。

目前，台积电的CoWoS是AI芯片封装的行业默认标准。谷歌作为头部科技巨头，其旗舰产品若成功迁移至英特尔的封装体系，将对台积电造成冲击。SemiAnalysis在X平台称，“谷歌下一代TPU，代号Humufish，将采用英特尔EMIB-T，而不是台积电CoWoS。CoWoS是行业默认选择，这正是一个旗舰部件转向其他方案值得关注的原因。”

两者的核心区别在于封装的物理路径。CoWoS将所有的裸片（dies）放置在一个大型的硅或RDL中介层上。而英特尔的EMIB技术，则是将小型硅桥直接嵌入有机基板中，仅仅在需要芯片间连接的地方才进行桥接。

摆脱光罩限制与降低成本

台积电CoWoS的硅中介层是通过光刻技术打印的，因此其物理尺寸受到光罩极限的严格限制。

SemiAnalysis解释称：“单片版本（CoWoS-S）的极限大约是光罩尺寸的3.3倍，这也是台积电转向CoWoS-L的原因。EMIB不受光罩极限的束缚，因此它是一项扩展性强得多的技术。”

除了尺寸突破，成本和效率是另一个核心驱动力。EMIB完全去除了昂贵的中介层，使得封装成本显著降低。

更直观的差异体现在硅片利用率上。晶圆是圆形的，如果要从中切割出大型中介层，边缘区域会产生大量浪费，且尺寸越大良率越低。这就好比用圆面团切大块的方饼，边角料注定很多。

相比之下，SemiAnalysis表示：“微小的硅桥可以密集排列，几乎没有浪费。”此外，这一选择也让买家在台积电之外，获得了第二家供应商。

垂直供电加持，EMIB-T适配下一代HBM

Humufish具体采用的是EMIB-T技术，其中的“T”代表硅通孔（TSV）。这一设计解决了传统封装中的供电痛点。

SemiAnalysis解释称，普通的EMIB在硅桥中没有过孔，电力必须绕过它通过基板传输，这给供电带来了压力。“EMIB-T将电力垂直直接穿过硅桥，并增加了电容器和接地层以提供更纯净的电力。”

这种架构上的升级，正是为了让芯片能够适配下一代HBM（高带宽内存）和更高带宽的互连需求。

架构适配性与量产大考

针对市场关于台积电CoWoS-L同样使用局部硅桥的讨论，业内独立分析人士Nutty指出，CoWoS-L在基于硅桥的结构之上增加了一个全局RDL层，这虽然提高了布线的灵活性，但也增加了面积和工艺复杂性。

“对于像Humufish这样似乎针对推理和代理工作负载进行优化的芯片来说，数据流可能更加结构化。”Nutty分析称，“在这种情况下，EMIB仅在需要的地方放置高密度链接的方法，比为全封装布线灵活性买单更加合理。”

Nutty认为，这正是EMIB-T的重要意义所在。它不仅能减少硅片使用量和封装成本，还能作为受限的CoWoS生态系统之外的第二供应商。

量产良率成关键，英特尔面临执行力大考

尽管架构极具吸引力，但执行力仍是最大的未知数。网友Axi直言：“在吹嘘节省成本之前，先给我们看看良率。”

SemiAnalysis警告称：“普通的EMIB已经大规模出货多年，但EMIB-T是新技术，提供供电的硅桥在扩大制造规模时难度更大。”

只有当英特尔能够按计划提升良率和产量时，这些优势才能落地。如果英特尔的进度出现延误，谷歌的后备方案依然是产能受限的CoWoS。这场技术迁移的成败，将直接检验英特尔先进封装的真实交付能力。